

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Indice

1. LATCH SR 3
2. FLIP-FLOP SR 7
3. FLIP-FLOP D 9
BIBLIOGRAFIA 11

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

1. Latch SR

L'implementazione di una *Rete Sequenziale* richiede la possibilità di disporre di dispositivi che consentano di memorizzare la rappresentazione dello *stato* in cui si trova la Rete e di poter cambiare tale rappresentazione quando si effettua la transizione nello stato successivo.

La rappresentazione delle informazioni nei circuiti digitali mediante sequenze binarie, riconduce la soluzione del problema della costruzione di un dispositivo di memorizzazione alla possibilità di realizzare un DISPOSITIVO DI BASE che consenta di memorizzare un singolo bit avendo la capacità di:

- ASSUMERE **due diverse configurazioni** dei segnali *output* alle quali associare la **rappresentazione dei simboli binari 0 e 1**,
- poter MANTENERE oppure CAMBIARE la configurazione in cui si trova in base a opportuni segnali ricevuti in *input*.

Questi dispositivi di base, realizzati mediante particolari *Reti Sequenziali*, sono detti *bistabili*, e le due configurazioni *output* che rappresentano i simboli binari 0 e 1 sono denominati **stati** del *bistabile*.

Un Registro per la memorizzazione di una sequenza di N bit viene realizzato mediante N *bistabili* associati alle posizioni dei bit nella sequenza.


La caratteristica strutturale della presenza di *cicli* che determina la proprietà di retroazione (*feedback*) nelle *Reti Sequenziali* consente di realizzare circuiti dotati della capacità di memorizzazione di un singolo bit.

Nella seguente figura è riportato il circuito che fornisce il più semplice dispositivo *bistabile* detto **LATCH SR** (*Set Reset*) costituito dalla connessione di due porte NOR.

Il collegamento in rosso evidenzia il *ciclo* costituito dalla retroazione (feedback) del segnale *output* della porta a destra che torna ad alimentare in *input* la porta a sinistra la cui uscita ha contribuito a determinarne il valore:

segnali *input*: R, S

segnali *output*: **Q** , $\bar{Q}$ rappresentano lo STATO




Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La Tavola di verità delle porte NOR è data da:

x	y	NOR (x, y)
0	0	1
0	1	0
1	0	0
1	1	0

da cui si può notare che quando uno dei due *input* ha valore 0 la porta NOR fornisce in output il valore negato dell'altro *input*.

Per descrivere il comportamento del circuito al variare dei valori *input* è utile rappresentarlo mediante il grafo equivalente riportato nella seguente figura:



Le configurazioni dei segnali *output* Q e $\bar{Q}$ che individuano i due possibili stati denominati SET e RESET associati, rispettivamente, ai simboli binari 1 e 0 sono:

stato SET → simbolo 1 → $Q = 1$, $\bar{Q} = 0$

stato RESET → simbolo 0 → $Q = 0$, $\bar{Q} = 1$

Poiché i valori *output* sono sempre diversi tra loro, basta il valore del solo segnale *output* Q per rappresentare lo stato.

PEGASO Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Esaminiamo le *TRANSIZIONI DI STATO* del *Latch SR*. A causa dell'influenza della retroazione (feedback), il valore dello *stato successivo* dato dai valori sui terminali *output* dipende sia dai valori applicati cui terminali *input*, sia dal valore dello *stato attuale*.

INPUT: **R = 0 S = 0**

Lo STATO SUCCESSIVO del Latch **NON CAMBIA**.

Se lo *stato attuale* è **Q = 1** e $\bar{Q}$**= 0**, lo *stato successivo* è dato da:

Q = NOR(R,$\bar{Q}$) = NOR(0,0) = **1**

$\bar{Q}$= NOR(S,Q) = NOR(0,1) = **0**.

Se lo *stato attuale* è **Q = 0** e $\bar{Q}$**=1**, lo *stato successivo* è dato da:

Q = NOR(R, $\bar{Q}$) = NOR(0,1) = **0**

$\bar{Q}$= NOR(S,Q) = NOR(0,0) = **1**.

INPUT: **R = 0 S = 1**

Lo STATO SUCCESSIVO del Latch è sempre **SET**.

L'*input* S=1 determina il valore $\bar{Q}$ **= 0** come *output* della relativa porta NOR (qualunque sia il valore dell'altro *input* Q). Quindi si ha che:

Q = NOR(R, $\bar{Q}$) = NOR(0,0) **= 1**.

INPUT: **R=1 S=0**

Lo STATO SUCCESSIVO del Latch è sempre **RESET**.

L'*input* R=1 determina il valore **Q = 0** come *output* della relativa porta NOR (qualunque sia il valore dell'altro *input* $\bar{Q}$). Quindi si ha che:

$\bar{Q}$ = NOR(S,Q) = NOR(0,0) **= 1**.

Gli *stati successivi* determinati dai precedenti valori *input* sono STABILI.

La rimanente configurazione INPUT **R = 1** e **S = 1** (che fornisce la configurazione *output* $\bar{Q}$= Q = 0 non corrispondente a nessuno dei due stati ammessi) viene **ESCLUSA**, poiché nei successivi cambiamenti

dei valori degli input R ed S si possono verificare condizioni di instabilità dello stato e di dipendenza dalla se pur minima differenza del tempo impiegato dai circuiti delle due porte NOR per fornire l'*output*.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente Tavola riassume le transizioni di stato del *Latch SR* determinate dai valori dei segnali *input* ammessi:

input S R	**stato successivo**	***output*** **Q** $\overline{\mathbf{Q}}$	**valore del bit memorizzato**
0 0	non cambia	non cambia	non cambia
1 0	SET	1 0	1
0 1	RESET	0 1	0


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

2. Flip-Flop SR

Le *TRANSIZIONI DI STATO* dei dispositivi di memorizzazione presenti nella CPU sono SINCRONIZZATE mediante il *segnale clock* che si dirama raggiungendo tutti i *bistabili*.

Nell'Architettura MIPS viene utilizzata la tecnica di TEMPORIZZAZIONE *sensibile ai fronti* (in inglese *edge triggered*), quindi, nell'istante individuato dal *fronte attivo* del *segnale clock*, i *bistabili* eseguono la transizione di stato calcolando i valori sui terminali *output* in base ai valori presenti sui terminali *input*.

La sincronizzazione del *Latch SR* si ottiene ponendo i valori dei segnali *input* R ed S in AND con il *segnale clock*, come mostrato nella seguente figura:



Considerando come *fronte attivo* il *fronte di salita*, nell'intervallo di tempo in cui il *segnale clock* è basso i valori *output* delle due porte AND sono entrambi 0, quindi l'*input* delle porte NOR lascia immutato il valore dello stato del *Latch SR*.

Nell'istante di tempo corrispondente al fronte di salita del *segnale clock* l'*output* delle due porte AND sarà uguale ai valori dei segnali *input* R ed S che, quindi, determineranno la voluta transizione di stato del *Latch SR*.

Il bistabile sincronizzato così ottenuto prende il nome di **FLIP-FLOP SR** (Set Reset).

Un ANALOGO COMPORTAMENTO si può ottenere scegliendo come *fronte attivo* il fronte di discesa del *segnale clock*. In questo caso le porte AND ricevono il *segnale clock* **negato**.

PEGASO
Università Telematica

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).


La seguente Tavola (analoga a quella del *Latch SR*) riassume le transizioni di stato del *Flip-Flop SR* determinate dai valori dei segnali *input* ammessi:

input S R	**stato successivo**	***output*** Q $\bar{Q}$	**valore del bit memorizzato**
0 0	non cambia	non cambia	non cambia
1 0	SET	1 0	1
0 1	RESET	0 1	0

configurazione S=R=1 esclusa.

Nel **simbolo grafico sintetico** del **Flip-Flop SR** i due *input* R ed S si scambiano la posizione in modo da trovarsi allineati con il segnale *output* che diventa 1 nella *transizione di stato* quando essi assumono valore 1.

Il *segnale clock* può essere sia sottinteso, sia indicato esplicitamente come nella seguente figura:




Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

3. Flip-Flop D

Una ulteriore modifica introdotta nel circuito del *Flip-Flop SR* consente di EVITARE che il dispositivo riceva in *input* la configurazione esclusa R=1 ed S=1.

A questo scopo si pone il valore del segnale *input* R uguale alla negazione del segnale come mostrato nella seguente figura:



L'introduzione del vincolo:

R = NOT(S)

elimina la possibilità che il dispositivo riceva valori *input* uguali, quindi non può presentarsi la configurazione esclusa R=1 ed S=1, e per le *transizioni di stato* sono possibili solo i due casi:

input R=0 ed S=1 che determina la transizione nello stato SET,

input R=1 ed S=0 che determina la transizione nello stato RESET.

In base al vincolo R = NOT(S), il valore del segnale R dipende dal valore del segnale S, quindi gli *input* indipendenti del dispositivo si riducono al solo segnale S. Per questo motivo si usa una notazione semplificata ponendo D=S, e di conseguenza le *transizioni di stato* possibili si esprimono come segue:

input D=1 che *determina* la transizione nello stato SET,

input D=0 che determina la transizione nello stato RESET.

Il *bistabile* sincronizzato così ottenuto prende il nome di **FLIP-FLOP D**, dove D è l'iniziale della parola inglese *Delay* (ritardo) in quanto il valore che il segnale *output* Q assume nella *transizione di stato* è la ripetizione del valore del segnale D dopo un ritardo pari al tempo di calcolo impiegato dal circuito.

PEGASO
Università Telematica


Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

La seguente Tavola riassume le transizioni di stato del **Flip-Flop D** determinate dai valori del segnale *input*:

input D	stato successivo	*output* Q	$\overline{Q}$	valore del bit memorizzato
1	SET	1	0	1
0	RESET	0	1	0

Nel **simbolo grafico sintetico** del **Flip-Flop D** l'unico segnale *input* D è allineato con il segnale *output* Q che diventa 1 nella transizione di stato quando D=1.

Il *segnale clock* può essere sia sottinteso, sia indicato esplicitamente come nella seguente figura:



Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).

Bibliografia

- D. A. Patterson, J. L. Hennessy, "Struttura e progetto dei calcolatori", Zanichelli.

Attenzione! Questo materiale didattico è per uso personale dello studente ed è coperto da copyright. Ne è severamente vietata la riproduzione o il riutilizzo anche parziale, ai sensi e per gli effetti della legge sul diritto d'autore (L. 22.04.1941/n. 633).